TSMCの第3世代の3NMノードは順調に進んでおり、N3Pは今年後半に大量生産されます

N3Eプロセスは予定通り大量生産に入り、2020年の大量生産中のN5プロセスに欠陥密度が匹敵します。TSMCはN3Eの収量を「Great」と表現しており、現在、N3E -Apple M4-を使用する唯一のプロセッサは有意にあります。N3テクノロジーに基づいて、M3と比較して、トランジスタの数と動作時計速度を増やしました。

TSMCのエグゼクティブは、このイベントで、「N3Eは昨年の第4四半期に計画通り大量生産を開始しました。お客様の製品から優れた生産パフォーマンスを見てきたので、実際に計画通りに市場に参入しました。」

N3Eプロセスの重要な詳細は、TSMCの第1世代N3プロセス（N3Bとも呼ばれる）と比較した単純化です。EUVリソグラフィを必要とするいくつかのレイヤーを削除し、EUVダブルパターンの使用を完全に回避することにより、N3Eは生産コストを削減し、プロセスウィンドウを拡大し、収穫量を改善します。ただし、これらの変化は、トランジスタ密度と電力効率を低下させることがあります。これは、設計最適化を通じて緩和できるトレードオフです。

今後、N3PプロセスはN3Eの光学スケーリングを提供し、有望な進捗も示しています。必要な資格認証に合格し、N3Eに近いエールドパフォーマンスを示しています。TSMCのテクノロジーポートフォリオの次の進化は、パフォーマンスを最大4％改善するか、同じクロック速度で電力消費を約9％減らすことを目的としていますが、ハイブリッド設計構成チップのトランジスタ密度を4％増加させます。

N3Pは、N3EのIPモジュール、設計ツール、およびメソッドとの互換性を維持しているため、開発者にとって魅力的な選択肢となっています。この連続性により、ほとんどの新しいチップ設計（チップ）がN3Eを使用してN3Pに移行し、後者のパフォーマンスとコスト効率の改善を活用することが期待されます。

N3Pの最終生産準備作業は、HVM（大量生産）ステージに入る今年の後半に行われる予定です。TSMCは、チップデザイナーがすぐにそれを採用することを期待しています。そのパフォーマンスとコストの利点を考えると、N3PはAppleやAMDを含むTSMCの顧客に好まれると予想されます。

N3Pベースのチップの正確な発売日はまだ不確実ですが、Appleなどの主要メーカーは、SOCがスマートフォン、パーソナルコンピューター、タブレットを含む、2025年までにこのテクノロジーをプロセッサシリーズで使用することが期待されています。

「N3Pテクノロジーも成功裏に配信しました」とTSMCの幹部は述べています。「認定されており、その利回りのパフォーマンスはN3Eに近い（プロセステクノロジー）も製品顧客のウェーハを受け取り、生産は今年後半に開始されます。N3P（PPAアドバンテージ）のため、ほとんどのほとんどが期待されています。N3に向かって流れるN3のウェーハ。」