~~01/14/2025で公開されています~~ ~~8,096~~

SRAMとは何ですか？

SRAM、またはStatic RAMは、絶え間なくリフレッシュする必要なくデータを保持するメモリの一種であり、特定のタスクに対してより速く、より信頼性が高くなります。DRAMとは異なり、定期的な充電は必要ありませんが、サイズが大きく、コストが大きいほど、その使用は専門的なアプリケーションに制限されます。この記事では、その機能、種類、作業メカニズム、および実用的な用途を調査します。

カタログ

SRAM

SRAMの紹介

SRAMは、情報を維持するために頻繁に充電する必要があるDRAMとは異なり、データを維持するためにリフレッシュ回路を必要としないメモリの一種です。これにより、SRAMは特定のタスクでより速く、より効率的にパフォーマンスを発揮します。ただし、欠点があります。たとえば、SRAMの統合レベルは低いため、同じストレージ容量を持つDRAMと比較して、より多くの物理的空間を占めることを意味します。このため、SRAMは一般的により高価です。容量が大きいDRAMを生成するシリコンウェーハは、同じエリアでSRAMが少なくなります。そのパフォーマンスは優れていますが、サイズが大きく、コストが大きいほど、特定のアプリケーションへの使用が制限されます。

SRAM仕様

SRAMは、CPUとメインメモリの間のキャッシュメモリとして一般的に使用されます。2つのタイプがあります。1つはマザーボードに直接固定され、もう1つは海岸（スティックのキャッシュ）と呼ばれるものが拡張のためにスロットに挿入されます。

CMOS 146818のような一部のチップには、構成データを保存するための128バイトなどの小容量SRAMが含まれています。80486 CPUから始めて、データ転送速度を改善するために、プロセッサ内にキャッシュが統合されました。これはPentium CPUで進化し、L1キャッシュ（レベル1キャッシュ）やL2キャッシュ（レベル2キャッシュ）などの用語が標準になりました。一般に、L1キャッシュはCPU内にあり、L2キャッシュは外部に配置されます。ただし、Pentium Proのようなプロセッサには、CPU内にL1とL2の両方のキャッシュが含まれており、物理的なサイズが大きくなりました。その後、Pentium IIはL2キャッシュをCPUコアの外側の外部ブラックボックスにシフトしました。

SRAMは高速で、DRAMとは異なり、更新操作を必要としません。ただし、その高コストと大きいサイズにより、大きな容量が必要なマザーボードの主要なメモリとして不適切になります。

SRAMの用途

SRAMは、主にコンピューティングのレベル2キャッシュ（L2キャッシュ）に使用されます。データを保存するためにトランジスタに依存しているため、DRAMよりも大幅に高速になります。ただし、SRAMは、同じ領域内の他のタイプのメモリと比較して容量が少ないため、大容量のアプリケーションでの使用を制限しています。

より高いコストにもかかわらず、SRAMは、より速いCPUと遅いDRAMの間の速度ギャップを埋めるための小容量キャッシュとしてよく使用されます。Asyncsram（非同期SRAM）、同期SRAM（同期SRAM）、PBSRAM（Pipelined Burst SRAM）、IntelのCSRAMのような独自のバリエーションなど、さまざまな形式があります。

SRAMのアーキテクチャは、メモリセルアレイ（コアセルアレイ）、行/列アドレスデコーダー、機密アンプ、コントロール回路、バッファー/ドライバー回路の5つの重要なコンポーネントで構成されています。その貯蔵メカニズムは静的で、双安定回路に依存しています。これにより、DRAMのような定期的な更新の必要性が排除されますが、ストレージユニットの複雑さにより統合密度が低下し、消費電力が増加します。これらの制限にもかかわらず、SRAMの速度と信頼性により、特定のパフォーマンスが批判的なアプリケーションでは不可欠です。

SRAMのしくみ

SRAMは、絶え間なくリフレッシュする必要なく、メモリセルにデータを保存することで動作します。たとえば、「1」を6Tメモリセルに書き込むには、セルを選択するために行と列デコーダーに特定のアドレス値を提供します。次に、書き込み有効な信号（we）がアクティブになり、データ「1」は2つの信号「1」と「0」に変換され、選択したセルに接続されたビットライン（BLおよびBLB）に送信されます。この段階では、セル内の特定のトランジスタが作動し、信号が「1。」を保持するように内部ラッチを設定できるようにします。

データを読むプロセスは似ています。メモリセルに「1」が含まれている場合、システムは最初にビットラインを特定の電圧に事前に充電します。行と列のデコーダーがメモリセルを選択すると、保存されたデータはビットラインの電圧に影響します。電圧の違いが作成され、センスアンプによって検出および増幅されます。この増幅された信号は出力回路に送信され、保存された「1」を正確に読み取ることができます。

SRAMの設計により、データが安全に保存され、迅速にアクセスできるようになり、高速メモリを必要とするアプリケーションに対して信頼性が高くなります。

SRAMの種類

不揮発性SRAM

不揮発性SRAM（NVSRAM）は、通常のSRAMのように機能しますが、電源が失われた場合でもデータを保持する追加機能があります。これにより、ネットワークシステム、航空宇宙技術、医療機器など、データ保存が重要な状況で非常に有用になります。バッテリーに依存することが常にオプションであるとは限らないため、NVSRAMはデータが外部電力なしで安全であることを保証します。

非同期SRAM

非同期SRAMは、クロック信号に依存せずに動作し、さまざまな環境で柔軟になります。4 kbから64 Mbの範囲の容量があり、キャッシュが制限されている小さな埋め込みプロセッサに適しています。このタイプのSRAMは、産業用電子機器、測定機器、ハードドライブ、ネットワーク機器で広く使用されています。その速いアクセス時間は、迅速で信頼性の高いメモリを必要とするシステムに最適です。

トランジスタタイプに基づいています

•双極ジャンクショントランジスタ（BJT）

双極ジャンクショントランジスタで構築されたSRAMは、非常に速いパフォーマンスを提供しますが、高出力消費の欠点があります。これにより、エネルギー効率が優先事項である現代のアプリケーションではあまり一般的ではありません。

•MOSFET（CMOSテクノロジー）

MOSFETトランジスタ、特にCMOSを使用したSRAMは、今日最も広く使用されているタイプです。低消費電力と優れたパフォーマンスを組み合わせて、さまざまなアプリケーションに適しています。

関数に基づいています

•非同期SRAM

このタイプのSRAMは、クロック周波数とは独立して動作し、アドレスラインで制御され、信号を有効にして読み取りおよび書き込み操作が行われます。その柔軟性により、組み込みシステムに適した選択肢があります。

•同期SRAM

同期SRAMは、クロック信号と同期して動作し、すべての操作が正確な間隔で発生するようにします。これにより、高速データ処理のように、タイミングと調整が不可欠なアプリケーションに適しています。

特性に基づいています

•ゼロバスターンアラウンド（ZBT）SRAM

ZBT SRAMは、モード間を切り替えるための余分なクロックサイクルなしで継続的な読み取りおよび書き込み操作を可能にします。迅速なメモリアクセスを必要とするシステムの効率と速度を向上させます。

•同期バーストSRAM

バースト転送用に最適化されたこのSRAMタイプにより、複数のデータを読み取ったり、迅速に書かれたりすることができ、高速データバーストに最適です。

•DDR SRAM

DDR SRAM（ダブルデータレートSRAM）は、クロック信号の両方のエッジを読み書きすることにより、データ転送レートを改善します。操作用の単一のポートがあり、高性能システムで一般的に使用されています。

•qdr sram

QDR SRAM（QuadデータレートSRAM）は、同時操作用の個別の読み取りポートを備えています。4つの単語のデータを一度に処理し、高スループットを必要とするシステムに適しています。

•バイナリSRAM

バイナリSRAMは標準タイプであり、バイナリデータ（0Sおよび1S）を使用して情報を保存および処理します。

•三元コンピューターSRAM

この特殊なSRAMタイプは、2つではなく3つの状態で動作し、特定のアプリケーションでより複雑で効率的なデータ処理を可能にします。

SRAMの構造と設計

SRAM、または静的RAMは、「上」状態が1を表し、「オフ」状態が0を表すトランジスタを使用して構築されます。この状態は、変更信号を受信するまで安定したままです。DRAMとは異なり、SRAMはデータを保持するために絶え間なくリフレッシュする必要はありません。ただし、DRAMと同様に、SRAMは電源がオフになるとデータを失います。その速度は印象的で、多くの場合20nsまたはより速く動作します。

各SRAMメモリセルには、追加のコンポーネントとともに4〜6つのトランジスタが必要であり、1つのトランジスタとセルあたりのコンデンサのみを使用するDRAMよりも大きく高価になります。構造と設計のこの違いは、SRAMとDRAMを交換できないことを意味します。

SRAMの高速で静的な性質は、コンピューターのマザーボードのキャッシュソケットによく見られるキャッシュメモリに共通の選択肢となっています。その内部構造は、メモリセルアレイ、アドレスデコーダー（行および列デコーダー）、センスアンプ、コントロール回路、およびバッファ/ドライバー回路の5つの主要な部分で構成されています。各メモリセルは、行と柱の共有電気接続を介して他のセルに接続します。行は「ワードライン」と呼ばれ、データの垂直接続は「ビットライン」と呼ばれます。特定の行と列は入力アドレスを介して選択され、データは対応するメモリセルから読み取られるか、書かれています。

チップサイズとデータアクセスを最適化するために、SRAMセルは通常、マトリックスまたは正方形のレイアウトに配置されます。たとえば、4KビットSRAMでは、64行と64列が使用されているため、12のアドレスラインが必要です。この正方形の配置は、効率的なアクセスを維持しながら、チップエリアを最小限に抑えます。ただし、メモリセルとデータ端子間の接続は、より大きな容量で長くなる可能性があり、遅延を引き起こし、読み取り/書き込み速度を低減します。これらの遅延は、パフォーマンスと信頼性を維持するために慎重に管理する必要があります。

この設計は、速度とサイズのバランスをとっているため、SRAMは迅速かつ一貫したメモリアクセスを必要とするアプリケーションに最適です。